选自IEEE

作者：SamuelK.Moore

机器之心编译

机器之心编辑部

芯片互连的金属材料、构建方式都将面临着更好和更高效的选择。

互连——有时是将晶体管连接到IC上电路中的纳米宽的金属线——需要进行「大修」。而随着芯片厂逐渐逼近摩尔定律的极限，互连也正成为行业的一大瓶颈。

在年12月初的第68届IEEE国际电子设备会议（IEDM）上，IBM的ChrisPenny告诉工程师们，「在大约20-25年的时间里，铜一直是互连的首选金属。然而现在铜的规模正在放缓，这便为替代导体提供了机会。」

根据IEDM的研究报告，钌（Ruthenium）是第一大候选材料，但并不像用一种金属换成另一种金属那么简单。它们在芯片上成型的过程必须颠倒过来。这些新的连接将需要不同的形状和更高的密度，还需要更好的绝缘性能，以免信号消耗电容夺走它们所有的优势。

钌。图源：Wikipedia

互连的位置也注定要发生改变，并且这种改变很快就会到来。但研究逐渐表明，这种转变带来的好处背后需要付出一定的代价。

钌，顶部通孔和气隙

目前，钌是最受欢迎的铜替代品。但研究表明，用于建造铜互连的旧方法对钌并不适用。铜互连是用所谓的镶嵌工艺构建的。第一家芯片制造商使用光刻技术在晶体管上方的介电绝缘层中雕刻出互连的形状。然后，他们将衬垫（liner）和阻挡层（barrier）材料沉积，防止铜原子漂移到芯片的其他部分进而搞砸整个过程。然后用铜填充沟槽，通常会填得过满，所以多余的部分必须进行抛光擦掉。

Penny对IEDM的工程师们表示，包括衬垫和阻挡层在内的所有额外的东西，占到了互连体积的40-50%。因此，互连的导电部分在变窄，特别是在互连层之间的超细垂直连接中，导致电阻增加。

但是，IBM和三星的研究人员已经找到了一种方法，来构建紧密间隔、低电阻的钌互连，且不需要衬垫或种子。这种工艺被称为spacerassistedlitho-etchlitho-etch（SALELE），它依赖于极紫外光刻的双重帮助。它没有填充沟槽，而是从层或金属中蚀刻出钌互连，然后用电介质填充缝隙。

研究人员使用超薄高密度的水平互连实现了最佳电阻，然而这又增加了电容，损失掉了好处。幸运的是，由于SALELE构建了被称为通孔（vias）的垂直连接方式（即在水平连接的顶部而不是下方），细长钌线之间的空间很容易有空气进入，这是目前可用的最佳绝缘体。Penny表示，对于这些超薄且高密度的互连来说，增加气隙有巨大的潜在好处，可以减少30%的线路电容。可以这么说，SALELE技术为1纳米及更高的工艺提供了路线图。

利用通孔走线的PCB板。图源：

转载请注明:http://www.aideyishus.com/lktp/8502.html