金融界年4月13日消息，据国家知识产权局公告，台湾积体电路制造股份有限公司取得一项名为“绝缘体上半导体衬底、其形成方法以及集成电路“，授权公告号CNB，申请日期为年2月。

专利摘要显示，本申请的各种实施例涉及一种用于形成不具有接合界面空隙和/或在层之间不具有分层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，第一高介电常数接合结构形成于处理衬底上方。器件层形成于牺牲衬底上方。器件层的最外侧壁处于牺牲衬底的最外侧壁之间。第二高介电常数接合结构形成于器件层上方。第一高介电常数接合结构接合到第二高介电常数接合结构，以使器件层处于牺牲衬底与处理衬底之间。执行第一移移除工艺以移除牺牲衬底。第一移除工艺包括在牺牲衬底中执行第一刻蚀直到到达器件层为止。

本文源自：金融界

作者：情报员